<div dir="ltr">Yes.  Thanks!</div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Tue, Mar 19, 2019 at 2:10 PM Brian Padalino <<a href="mailto:bpadalino@gmail.com">bpadalino@gmail.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div dir="ltr"><div dir="ltr">On Tue, Mar 19, 2019 at 1:52 PM Rob Kossler via USRP-users <<a href="mailto:usrp-users@lists.ettus.com" target="_blank">usrp-users@lists.ettus.com</a>> wrote:<br></div><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div dir="ltr">Hi,<div>Are there restrictions regarding which DDC ports must be connected to which Radio ports.  I am using an X310/UBX with a custom C++ rfnoc application and would like to do the following:</div><div>  Radio_0:port0 -> DDC_0:port0</div><div>  Radio_1:port0 -> DDC_0:port1</div><div>Unfortunately, this fails (using default FPGA image) with a recv() after about 3K samples.  If I simply change the 2nd link above to the following, then everything is fine.</div><div>  Radio_1:port0 -> DDC_1:port1</div><div><br></div><div>Why is the first config invalid?  If this is a bug, is it presently being worked on?</div></div></blockquote><div><br></div><div>Radio produces samples at 200Msps.  Each AXI bus port is 64-bits wide and around 180-ish MHz.</div><div><br></div><div>So you are limited by the AXI bus bandwidth.</div><div><br></div><div>Does that make sense?</div><div><br></div><div>Brian</div></div></div>
</blockquote></div>