<html>
  <head>
    <meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
  </head>
  <body text="#000000" bgcolor="#FFFFFF">
    Thanks Marcus!<br>
    Looking at the code, I have seen that the daughter board clock<br>
    rate can be change by including "dboard_clock_rate=10e6" in the<br>
    device arguments. If there is no phase synchronization issue, this <br>
    would be the best solution for me.<br>
    ISee also the UBX documentaion:<br>
    <a class="moz-txt-link-freetext" href="https://kb.ettus.com/UBX#Phase_Synchronization">https://kb.ettus.com/UBX#Phase_Synchronization</a><br>
    <br>
    Best regards,<br>
    andreas<code></code><code></code><br>
    <br>
    <div class="moz-cite-prefix">On 07.03.19 10:50, Marcus Müller wrote:<br>
    </div>
    <blockquote type="cite"
      cite="mid:a303f8b5d9c9a2cfc5a2dd305f5b69877175a58a.camel@ettus.com">
      <pre class="moz-quote-pre" wrap="">Good description!
If you look into uhd/host/lib/usrp/dboard/dboard_ubx.cpp (I think), you
should find that the constructor looks through all the rates the
motherboard (X310 in your case) has to offer and picks the highest one
that works with your UBX. That'd be 25 MHz for the 0. revision of the
UBX, and 50 MHz for any after that (which you extremely likely have).

Best regards,
Marcus
On Thu, 2019-03-07 at 10:14 +0100, Andreas Leuenberger via USRP-users
wrote:
</pre>
      <blockquote type="cite">
        <pre class="moz-quote-pre" wrap="">Hi Fabian

Thank you for your answer.
I have check the schematics of the X310. The reference clocks to the 
daughter boards and the 200 MHz sampling clocks are both generated 
by the "clock jitter clean" chip (LMK0481). I did not have time yet
to
check the configuration of this chip, but probably you are right and
the reference clock to the daughter boards is not 10 MHz (as I
assumed).
It could be 200 MHz or directly 50 MHz.

Best regards,
andreas


</pre>
        <blockquote type="cite">
          <pre class="moz-quote-pre" wrap="">Hi,

please double check on that, as I am not 100% sure.
As far as I was able to figure out, the LO is generated from the 
Daughterboard internal 200 MHz reference (which is dirived from the
</pre>
        </blockquote>
        <pre class="moz-quote-pre" wrap="">10 
</pre>
        <blockquote type="cite">
          <pre class="moz-quote-pre" wrap="">MHz), but is divided by 4 for some reason, so you get multiples of
</pre>
        </blockquote>
        <pre class="moz-quote-pre" wrap="">50 
</pre>
        <blockquote type="cite">
          <pre class="moz-quote-pre" wrap="">MHz. This will also induce a random 90° phase shift between the
</pre>
        </blockquote>
        <pre class="moz-quote-pre" wrap="">signals, 
</pre>
        <blockquote type="cite">
          <pre class="moz-quote-pre" wrap="">which is a big problem for MIMO stuff.
At least the TwinRX boards we used were able to share the LO
</pre>
        </blockquote>
        <pre class="moz-quote-pre" wrap="">between 
</pre>
        <blockquote type="cite">
          <pre class="moz-quote-pre" wrap="">multiple channels, which fixed the problem for us.

Best regards,
Fabian

Am 04.03.2019 um 17:23 schrieb Andreas Leuenberger via USRP-users:
</pre>
          <blockquote type="cite">
            <pre class="moz-quote-pre" wrap="">Hello all,

I am using a USRP X310 with two daughter boards UBX-160 v2. To
</pre>
          </blockquote>
        </blockquote>
        <pre class="moz-quote-pre" wrap="">get a 
</pre>
        <blockquote type="cite">
          <blockquote type="cite">
            <pre class="moz-quote-pre" wrap="">stable phase difference of the two daughter boards, I use the RX
</pre>
          </blockquote>
        </blockquote>
        <pre class="moz-quote-pre" wrap="">LOs in 
</pre>
        <blockquote type="cite">
          <blockquote type="cite">
            <pre class="moz-quote-pre" wrap="">integer N mode ("mode_n=integer"). - I have noticed that the
</pre>
          </blockquote>
        </blockquote>
        <pre class="moz-quote-pre" wrap="">frequency 
</pre>
        <blockquote type="cite">
          <blockquote type="cite">
            <pre class="moz-quote-pre" wrap="">step of the LO is 50 MHz. As the frequency of the reference
</pre>
          </blockquote>
        </blockquote>
        <pre class="moz-quote-pre" wrap="">signal is 10 
</pre>
        <blockquote type="cite">
          <blockquote type="cite">
            <pre class="moz-quote-pre" wrap="">MHz, I would expect a step of 10 MHz.

Is there a way to reduce this frequency step?

Thanks for your help,
andreas


_______________________________________________
USRP-users mailing list
USRP-users at lists.ettus.com
<a class="moz-txt-link-freetext" href="http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com">http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com</a>
</pre>
          </blockquote>
        </blockquote>
        <pre class="moz-quote-pre" wrap="">
_______________________________________________
USRP-users mailing list
<a class="moz-txt-link-abbreviated" href="mailto:USRP-users@lists.ettus.com">USRP-users@lists.ettus.com</a>
<a class="moz-txt-link-freetext" href="http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com">http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com</a>
</pre>
      </blockquote>
      <pre class="moz-quote-pre" wrap="">
</pre>
    </blockquote>
    <br>
  </body>
</html>