<div><div><div dir="auto">You can edit the TCL build script with the appropriate Xilinx commands to do incremental place and route. I apologize, it's been a few months since I looked into this and can't recall exactly where and what command it was. But it did help by cutting a few minutes off, not a lot. </div><br><div class="gmail_quote"><div>On Fri, Oct 13, 2017 at 20:08 Shoorveer Singh via USRP-users <<a href="mailto:usrp-users@lists.ettus.com">usrp-users@lists.ettus.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">



<div style="word-wrap:break-word;color:rgb(0,0,0);font-size:14px;font-family:Calibri,sans-serif">
<div>
<div>Hi Neel, </div>
<div><br>
</div>
<div>Sorry about the mistake. </div>
<div><br>
</div>
<div>Actually I am trying to implement FFT in the Ettus RX-TX Path. Building the code along with the FFT takes much more time as expected. </div>
<div>Is there a way to specify  incremental place and route in Xilinx? I am hoping that this time can be reduced for small changes in the code, so that when rebuilding, I can use the old build files. </div></div></div><div style="word-wrap:break-word;color:rgb(0,0,0);font-size:14px;font-family:Calibri,sans-serif"><div>
<div><br>
</div>
<div><br>
</div>
<div>--</div>
<div>Thanks and Regards</div>
<div>Shoor</div>
<div>
<div id="m_-4539253015370401982MAC_OUTLOOK_SIGNATURE"></div>
</div>
</div></div><div style="word-wrap:break-word;color:rgb(0,0,0);font-size:14px;font-family:Calibri,sans-serif"><div></div>
<div><br>
</div>
<span id="m_-4539253015370401982OLK_SRC_BODY_SECTION">
<div style="font-family:Calibri;font-size:12pt;text-align:left;color:black;BORDER-BOTTOM:medium none;BORDER-LEFT:medium none;PADDING-BOTTOM:0in;PADDING-LEFT:0in;PADDING-RIGHT:0in;BORDER-TOP:#b5c4df 1pt solid;BORDER-RIGHT:medium none;PADDING-TOP:3pt">
<span style="font-weight:bold">From: </span>Neel Pandeya <<a href="mailto:neel.pandeya@ettus.com" target="_blank">neel.pandeya@ettus.com</a>><br>
<span style="font-weight:bold">Date: </span>Friday, October 13, 2017 at 4:47 PM</div></span></div><div style="word-wrap:break-word;color:rgb(0,0,0);font-size:14px;font-family:Calibri,sans-serif"><span id="m_-4539253015370401982OLK_SRC_BODY_SECTION"><div style="font-family:Calibri;font-size:12pt;text-align:left;color:black;BORDER-BOTTOM:medium none;BORDER-LEFT:medium none;PADDING-BOTTOM:0in;PADDING-LEFT:0in;PADDING-RIGHT:0in;BORDER-TOP:#b5c4df 1pt solid;BORDER-RIGHT:medium none;PADDING-TOP:3pt"><br>
<span style="font-weight:bold">To: </span>Shoorveer Singh <<a href="mailto:Shoorveer.Singh@privoro.com" target="_blank">Shoorveer.Singh@privoro.com</a>><br>
<span style="font-weight:bold">Cc: </span>usrp-users <<a href="mailto:usrp-users@lists.ettus.com" target="_blank">usrp-users@lists.ettus.com</a>><br>
<span style="font-weight:bold">Subject: </span>Re: [USRP-users] Fast synthesis of SDR's FPGA<br>
</div></span></div><div style="word-wrap:break-word;color:rgb(0,0,0);font-size:14px;font-family:Calibri,sans-serif"><span id="m_-4539253015370401982OLK_SRC_BODY_SECTION">
<div><br>
</div>
<div>
<div>
<div>
<div class="gmail_default" style="font-family:verdana,sans-serif">Hello Shoor:</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif">Please keep the conversation on the mailing list.</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif">A build time of 20 minutes for the B200mini FPGA is entirely normal. I'm not sure how much you would be able to reduce that. Again, try the build on a system with a higher clock speed and at
 least 8 GB memory. Our Xilinx ISE workflow does not have an incremental build process, and because Xilinx has ended development and support for ISE (Xilinx has deprecated ISE), we do not have any plans to add this capability.</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif">Please let me know if you have any further questions.</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif">--Neel Pandeya</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"></div>
<div class="gmail_default" style="font-family:verdana,sans-serif"></div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
</div>
<div class="gmail_extra"><br>
<div class="gmail_quote">On 13 October 2017 at 10:43, Shoorveer Singh <span>
<<a href="mailto:Shoorveer.Singh@privoro.com" target="_blank">Shoorveer.Singh@privoro.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
<div style="word-wrap:break-word;color:rgb(0,0,0);font-size:14px;font-family:Calibri,sans-serif">
<div>
<div>Hi Neel, </div>
<div><br>
</div>
<div>I am using USRP B200mini. Even without any modification to the code, it take around 20 minutes to build. </div>
<div><br>
</div>
<div>Is there a way we can speed up the process so that if I do a small modification to the code, it takes less time? Like incrementally builds?</div>
<div><br>
</div>
<div><br>
</div>
<div>—</div>
<div>Thanks and Regards</div>
<div>Shoor</div>
<div>
<div id="m_-4539253015370401982m_-6167050492598498476MAC_OUTLOOK_SIGNATURE"></div>
</div>
</div>
<div><br>
</div>
<span id="m_-4539253015370401982m_-6167050492598498476OLK_SRC_BODY_SECTION">
<div style="font-family:Calibri;font-size:12pt;text-align:left;color:black;BORDER-BOTTOM:medium none;BORDER-LEFT:medium none;PADDING-BOTTOM:0in;PADDING-LEFT:0in;PADDING-RIGHT:0in;BORDER-TOP:#b5c4df 1pt solid;BORDER-RIGHT:medium none;PADDING-TOP:3pt">
<span style="font-weight:bold">From: </span>Neel Pandeya <<a href="mailto:neel.pandeya@ettus.com" target="_blank">neel.pandeya@ettus.com</a>><br>
<span style="font-weight:bold">Date: </span>Friday, October 13, 2017 at 10:28 AM<br>
<span style="font-weight:bold">To: </span>Shoorveer Singh <<a href="mailto:Shoorveer.Singh@privoro.com" target="_blank">Shoorveer.Singh@privoro.com</a>><br>
<span style="font-weight:bold">Cc: </span>usrp-users <<a href="mailto:usrp-users@lists.ettus.com" target="_blank">usrp-users@lists.ettus.com</a>><br>
<span style="font-weight:bold">Subject: </span>Re: [USRP-users] Fast synthesis of SDR's FPGA<br>
</div>
<div>
<div class="m_-4539253015370401982h5">
<div><br>
</div>
<div>
<div>
<div>
<div class="gmail_default" style="font-family:verdana,sans-serif">Hello Shoor:</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif">How long is your Xilinx ISE build taking? Which USRP device are you using?<br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif">The primary thing would be to use a CPU with a higher clock speed. More memory helps too, as the build process is memory-intensive, but only up to a point. For the B200/B210 FPGA, a system with
 8 GB memory should suffice.<br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif">Xilinx ISE won't really take advantage of multiple cores, so using a CPU with lots of cores won't help much.<br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif">--​Neel Pandeya</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_default" style="font-family:verdana,sans-serif"><br>
</div>
<div class="gmail_extra"><br>
<div class="gmail_quote">
<div style="font-family:verdana,sans-serif;display:inline" class="gmail_default">
​​</div>
On 13 October 2017 at 09:34, Shoorveer Singh via USRP-users <span><<a href="mailto:usrp-users@lists.ettus.com" target="_blank">usrp-users@lists.ettus.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">
<div style="color:rgb(0,0,0);font-size:14px;font-family:Calibri,sans-serif">
<div>Hi, </div>
<div><br>
</div>
<div>I am trying to modify the Ettus’s FPGA code and build the new code to get the bit file. But it takes a very long time for every build to be done. I am using Xilinx ISE for this work. </div>
<div>Is there any way I can get it to work faster?</div>
<div><br>
</div>
<div><br>
</div>
<div><br>
</div>
<div>--</div>
<div>Thanks and Regards</div>
<div>Shoor</div>
<div>
<div id="m_-4539253015370401982m_-6167050492598498476gmail-m_-53783630572974956m_3488486688040249941MAC_OUTLOOK_SIGNATURE">
</div>
</div>
</div>
<br>
_______________________________________________<br>
USRP-users mailing list<br>
<a href="mailto:USRP-users@lists.ettus.com" target="_blank">USRP-users@lists.ettus.com</a><br>
<a href="http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com" rel="noreferrer" target="_blank">http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com</a><br>
<br>
</blockquote>
</div>
<br>
</div>
</div>
</div>
</div>
</div>
</div>
</span></div>
</blockquote>
</div>
<br>
</div>
</div>
</div>
</span></div>

_______________________________________________<br>
USRP-users mailing list<br>
<a href="mailto:USRP-users@lists.ettus.com" target="_blank">USRP-users@lists.ettus.com</a><br>
<a href="http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com" rel="noreferrer" target="_blank">http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com</a><br>
</blockquote></div></div></div><div dir="ltr">-- <br></div><div class="gmail_signature" data-smartmail="gmail_signature">Maj Tom Bereknyei <br>Defense Digital Service<br><a href="mailto:tom@dds.mil">tom@dds.mil</a></div>