<html><head><meta http-equiv="Content-Type" content="text/html charset=windows-1252"></head><body style="word-wrap: break-word; -webkit-nbsp-mode: space; -webkit-line-break: after-white-space; "><div>What you should see is pasted below…what's with running the job as root (sudo)?</div><div>Note that in the very first line your log has no ISE version info…makes me wonder if the ISE setup script has been run in this shell.</div><div><blockquote type="cite"><div class="gmail_extra"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin: 0px 0px 0px 0.8ex; border-left-width: 1px; border-left-color: rgb(204, 204, 204); border-left-style: solid; padding-left: 1ex; "><div style="word-wrap: break-word; "><div class="h5"><blockquote type="cite"><div class="gmail_extra"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin: 0px 0px 0px 0.8ex; border-left-width: 1px; border-left-color: rgb(204, 204, 204); border-left-style: solid; padding-left: 1ex; position: static; z-index: auto; "><div style="word-wrap: break-word; "><blockquote type="cite"><div dir="ltr"> `source <install_dir>/Xilinx/14.7/ISE_DS/settings64.sh` (64-bit platform)</div></blockquote></div></blockquote></div></div></blockquote></div></div></blockquote></div></div></blockquote><br></div><div>I'd recommend a clean shell thats logged in as user you need to work as, sourcing the Xilinx script, then running make B210.</div><div>A quick sanity test might be: which xtclsh</div><div>Which for a default install will give: /opt/Xilinx/14.7/ISE_DS/ISE/bin/lin64/xtclsh</div><div><br></div><div><br></div><div>-----log output-------</div><div><br></div><div>ISE Version: Release 14.7 - xtclsh P.20131013 (lin64)</div><div>make -f Makefile.b200.inc bin NAME=B210 DEVICE=XC6SLX150 EXTRA_DEFS="B210=1 "</div><div>make[1]: Entering directory `/disk2/ianb/ettus/fpgadev-b200/fpgadev/usrp3/top/b200'</div><div>build-B210//b200.xise</div><div>xtclsh /disk2/ianb/ettus/fpgadev-b200/fpgadev/usrp3/top/tcl/ise_helper.tcl ""</div><div>>>> Creating project: build-B210//b200.xise</div><div>Changed current working directory to the project directory:</div><div>"/disk2/ianb/ettus/fpgadev-b200/fpgadev/usrp3/top/b200/build-B210" </div><div>>>> Setting: Project[family] = Spartan6</div><div>>>> Setting: Project[device] = XC6SLX150</div><div>>>> Setting: Project[package] = fgg484</div><div>>>> Setting: Project[speed] = -3</div><div>>>> Setting: Project[top_level_module_type] = HDL</div><div>>>> Setting: Project[synthesis_tool] = XST (VHDL/Verilog)</div><div>>>> Setting: Project[simulator] = ISE Simulator (VHDL/Verilog)</div><div>WARNING:TclTasksC - The value(s) of this property has been changed in the</div><div>   current release to "ISim (VHDL/Verilog)". The property value has been set to</div><div>   "ISim (VHDL/Verilog)". Please update your script to use the new value to</div><div>   avoid this message in the future.</div><div>>>> Setting: Project[Preferred Language] = Verilog</div><div>>>> Setting: Project[Enable Message Filtering] = FALSE</div><div>>>> Setting: Project[Display Incremental Messages] = FALSE</div><div>>>> Adding source to project: /disk2/ianb/ettus/fpgadev-b200/fpgadev/usrp3/top/b200/b200.v</div><div>INFO:HDLCompiler:1845 - Analyzing Verilog file</div><div>   "/disk2/ianb/ettus/fpgadev-b200/fpgadev/usrp3/top/b200/b200.v" into library</div><div>   work</div><div><br></div><div><div>On Jul 15, 2015, at 10:27 AM, Justin Tallon . <<a href="mailto:tallonj@tcd.ie">tallonj@tcd.ie</a>> wrote:</div><br class="Apple-interchange-newline"><blockquote type="cite"><div dir="ltr"><div><br></div><div><div>after entering _>sudo make B210</div><div><br></div><div>I have the following error <br></div><div><br></div><div>ISE Version: </div><div>make -f Makefile.b200.inc bin NAME=B210 DEVICE=XC6SLX150 EXTRA_DEFS="B210=1"</div><div>make[1]: Entering directory `/home/nodeuser/data/alt_iris/uhd_fpga/uhd/fpga-src/usrp3/top/b200'</div><div>build-B210//b200.xise</div><div>xtclsh /home/nodeuser/data/alt_iris/uhd_fpga/uhd/fpga-src/usrp3/top/tcl/ise_helper.tcl ""</div><div>build-B210//b200.bin</div><div>xtclsh /home/nodeuser/data/alt_iris/uhd_fpga/uhd/fpga-src/usrp3/top/tcl/ise_helper.tcl "Generate Programming File" 2>&1 | tee build-B210//build.log</div><div>tee: build-B210//build.log: No such file or directory</div><div>make[1]: *** [build-B210//b200.bin] Error 1</div><div>make[1]: Leaving directory `/home/nodeuser/data/alt_iris/uhd_fpga/uhd/fpga-src/usrp3/top/b200'</div><div>make: *** [B210] Error 2</div></div><div><br></div><div><br></div></div><div class="gmail_extra"><br><div class="gmail_quote">On 15 July 2015 at 18:20, Ian Buckley <span dir="ltr"><<a href="mailto:ianb@ionconcepts.com" target="_blank">ianb@ionconcepts.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div style="word-wrap:break-word">What happens if you try a full build (make B210) which will also incidentally generate b200.xise?<div><div class="h5"><br><div><div>On Jul 15, 2015, at 10:15 AM, "Justin Tallon ." <<a href="mailto:tallonj@tcd.ie" target="_blank">tallonj@tcd.ie</a>> wrote:</div><br><blockquote type="cite"><div dir="ltr">Hey Ian!<div><br></div><div>Thanks for your help on this.</div><div><br></div><div>I mistyped the email when I wrote <span style="color:rgb(80,0,80)">../top/B200/build_b210/ </span></div><div>There is no folder at the location specified by the log output.</div><div><br></div><div>ie at  /home/nodeuser/data/alt_iris/uhd_fpga/uhd/fpga-src/usrp3/top/b200/build-B210/b200.xise</div><div><br></div><div>also I did a system wide search for b200.xise  and it exists no where on the system.</div><div><br></div><div>Regards,</div><div>Justin</div><div><br></div></div><div class="gmail_extra"><br><div class="gmail_quote">On 15 July 2015 at 18:06, Ian Buckley <span dir="ltr"><<a href="mailto:ianb@ionconcepts.com" target="_blank">ianb@ionconcepts.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin: 0px 0px 0px 0.8ex; border-left-width: 1px; border-left-color: rgb(204, 204, 204); border-left-style: solid; padding-left: 1ex; position: static; z-index: auto; "><div style="word-wrap:break-word">See below:<div><br><div><div><div><div>On Jul 15, 2015, at 9:55 AM, "Justin Tallon . via USRP-users" <<a href="mailto:usrp-users@lists.ettus.com" target="_blank">usrp-users@lists.ettus.com</a>> wrote:</div><br><blockquote type="cite"><div dir="ltr">Hey!<div><br></div><div>I am trying to bui;d the b210 fpga .bin file from source by using the makefile to generate a .xise project file.</div><div><br></div><div>I have followed the instructions in the README file in the fpga-src folder ie</div><div><div>## Build Instructions (Xilinx ISE only)</div><div><br></div><div>- Download and install [Xilinx ISE 14.7](<a href="http://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/design-tools/v2012_4---14_7.html" target="_blank">http://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/design-tools/v2012_4---14_7.html</a>)</div><div>  + You may need to acquire an implementation license to build some USRP designs.</div><div>    Please check the Xilinx Requirements document above for the FPGA technology used by your USRP device.</div><div><br></div><div>- To add xtclsh to the PATH and to setup up the Xilinx build environment run</div><div>  + `source <install_dir>/Xilinx/14.7/ISE_DS/settings64.sh` (64-bit platform)</div><div>  + `source <install_dir>/Xilinx/14.7/ISE_DS/settings32.sh` (32-bit platform)</div><div><br></div><div>- Navigate to `usrp3/top/{project}` where cproject is:</div><div>  + b200: For USRP B200 and USRP B210</div><div><br></div><div>- To build a binary configuration bitstream run `make <target>`</div><div>  where the target is specific to each product. To get a list of supported targets run</div><div>  `make help`.</div><div><br></div><div>- The build output will be specific to the product and will be located in the</div><div>  `usrp3/top/{project}/build` directory. Run `make help` for more information.</div><div><br></div><div><br></div><div>however, when I execute </div><div>$ make B210 PROJECT_ONLY=1</div><div><br></div><div>it seems to execute sucessfully, outputting the following:<br><div>ISE Version: </div><div>make -f Makefile.b200.inc proj NAME=B210 DEVICE=XC6SLX150 EXTRA_DEFS="B210=1"</div><div>make[1]: Entering directory `/home/nodeuser/data/alt_iris/uhd_fpga/uhd/fpga-src/usrp3/top/b200'</div><div>build-B210//b200.xise</div><div>xtclsh /home/nodeuser/data/alt_iris/uhd_fpga/uhd/fpga-src/usrp3/top/tcl/ise_helper.tcl ""</div><div>make[1]: Leaving directory `/home/nodeuser/data/alt_iris/uhd_fpga/uhd/fpga-src/usrp3/top/b200'</div></div></div></div></blockquote><div><br></div></div>Here's the log line showing where it's generated the .xise file.</div><div><span><br><blockquote type="cite"><div dir="ltr"><div><div>Generated /home/nodeuser/data/alt_iris/uhd_fpga/uhd/fpga-src/usrp3/top/b200/build-B210/b200.xise</div><div><br></div><div>Project Generation DONE ... B210</div></div><div><br></div><div><br></div></div></blockquote></span>There's no directory with a capitalized "B200" only "b200".</div><div><br><blockquote type="cite"><span><div dir="ltr"><div>but the directory ../top/B200/build_b210/ does not actually appear and cannot be found anywhere on the system, even thought the output says it have been created</div><div><br></div><div><br></div><div>Any thoughts?</div><div>Thanks!</div><div>Justin.</div><div><br></div><div><br></div>-- <br><div>__________________________________________<br>Regards,<br>Justin Tallon<br>CTVR / The Telecommunications Research Centre<br>Dunlop Oriel House<br>Trinity College<br>Dublin 2<br><b>t: <a href="tel:%2B353%201%20896%204243" value="+35318964243" target="_blank">+353 1 896 4243</a><br>m:<a href="tel:%2B353%20860670753" value="+353860670753" target="_blank">+353 860670753</a></b><br><b><a href="http://www.ctvr.ie/" target="_blank">http://www.ctvr.ie/</a></b><br><br><br></div>
</div></span>
_______________________________________________<br>USRP-users mailing list<br><a href="mailto:USRP-users@lists.ettus.com" target="_blank">USRP-users@lists.ettus.com</a><br><a href="http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com" target="_blank">http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com</a><br></blockquote></div><br></div></div></div></blockquote></div><br><br clear="all"><div><br></div>-- <br><div>__________________________________________<br>Regards,<br>Justin Tallon<br>CTVR / The Telecommunications Research Centre<br>Dunlop Oriel House<br>Trinity College<br>Dublin 2<br><b>t: <a href="tel:%2B353%201%20896%204243" value="+35318964243" target="_blank">+353 1 896 4243</a><br>m:<a href="tel:%2B353%20860670753" value="+353860670753" target="_blank">+353 860670753</a></b><br><b><a href="http://www.ctvr.ie/" target="_blank">http://www.ctvr.ie/</a></b><br><br><br></div>
</div>
</blockquote></div><br></div></div></div></blockquote></div><br><br clear="all"><div><br></div>-- <br><div class="gmail_signature">__________________________________________<br>Regards,<br>Justin Tallon<br>CTVR / The Telecommunications Research Centre<br>Dunlop Oriel House<br>Trinity College<br>Dublin 2<br><b>t: +353 1 896 4243<br>m:+353 860670753</b><br><b><a href="http://www.ctvr.ie/" target="_blank">http://www.ctvr.ie/</a></b><br><br><br></div>
</div>
</blockquote></div><br></body></html>