<div dir="ltr"><div class="gmail_default" style="font-family:arial,helvetica,sans-serif">Hi Ashish,</div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif">Do you mean that I still need to use ChipScope Inserter to manually import the signals I want to observe?<br></div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif"><br></div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif">I am a bit confused about the process of using ChipScope. I thought there are 2 ways to use it.</div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif">a). First use CoreGen to generate ICON and ILAs (and VIO) with appropriate design in Verilog code,  and then after burning the image to FPGA launch Analyzer to observe signals set in Verilog code.</div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif">b). Use Inserter (by clicking the .cdc file in ISE) to to generate ICON and ILAs and set up the trigger/data ports, and then after burning the image to FPGA launch Analyzer to observe signals set in Inserter.</div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif"><br></div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif">Now I am using method a). Since I found the fpga-src from github repository comes with ICON and ILA cores, I did not actually use CoreGen to generate ICON and ILAs. And I saw there are piece of codes of using ICON and ILA modules in x300_core.v. So I tried to use the exist ICON and ILA module. So I am not sure why you mentioned that I have to manually enter the signal I want to observe? and where should I did that? in Inserter? then what is different between a) and b).</div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif"><br></div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif"><br></div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif"><br></div><div class="gmail_default" style="font-family:arial,helvetica,sans-serif"><br></div></div><div class="gmail_extra"><br clear="all"><div><div class="gmail_signature"><div dir="ltr"><font size="1" face="arial, helvetica, sans-serif"><i>Best Regards,<br>Isen I-Chun Chao</i></font></div></div></div>
<br><div class="gmail_quote">On Tue, Dec 9, 2014 at 6:43 PM, Ashish Chaudhari <span dir="ltr"><<a href="mailto:ashish.chaudhari@ettus.com" target="_blank">ashish.chaudhari@ettus.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr">Hi Isen,<div><br></div><div>I'm glad that you are finally up and running. Regarding the ports not showing up, that's expected behavior. When you manually put a chipscope module in the Verilog code, the tools don't parse what is is connected to the TRIG and DATA ports so you have to manually enter those in the Chipscope GUI. When you use the Chipscope inserter, the tools export a file (forgot the extension) that you can import in the Chipscope GUI and populate the real names of the signals that you are observing. For now though, you will have to manually enter them in.</div><div class="gmail_extra"><span class=""><br clear="all"><div><div><div dir="ltr"><div style="color:rgb(136,136,136)"><b>Ashish Chaudhari</b> | Senior Software Engineer | High Frequency Measurements - RF</div><div style="color:rgb(136,136,136)">Ettus Research, <i>A National Instruments Company</i></div><div style="color:rgb(136,136,136)"><a href="mailto:ashish.chaudhari@ettus.com" target="_blank">ashish.chaudhari@ettus.com</a></div></div></div></div>
<br></span><div><div class="h5"><div class="gmail_quote">On Tue, Dec 9, 2014 at 12:20 PM, Isen I-Chun Chao <span dir="ltr"><<a href="mailto:chao926@gmail.com" target="_blank">chao926@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div style="font-family:arial,helvetica,sans-serif">​Hi Ashish,</div><div style="font-family:arial,helvetica,sans-serif">Thank you very much for the help. It works for me.</div><div style="font-family:arial,helvetica,sans-serif"><br></div><div style="font-family:arial,helvetica,sans-serif">However, I ​tried to use ChipScope core like what Ettus Research used in default code as follow:</div><span><div style="font-family:arial,helvetica,sans-serif"><div style="font-size:13px"><span style="font-family:monospace;background-color:rgb(204,204,204)">   wire [35:0] CONTROL0;</span></div><div style="font-family:arial,sans-serif;font-size:13px"><div><font face="monospace" style="background-color:rgb(204,204,204)">   chipscope_icon chipscope_icon_i0 </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     (    </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .CONTROL0(CONTROL0) // inout bus [35:0]</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     );   </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">                     </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">   chipscope_ila_64 chipscope_ila_i0 </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     (    </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .CONTROL(CONTROL0), // inout bus [35:0]</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .CLK(radio_clk),</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .TRIG0(radio0.new_rx_framer.sample)</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     );</font></div></div></div><div style="font-family:arial,helvetica,sans-serif"><br></div></span><div style="font-family:arial,helvetica,sans-serif">When I launched Xilinx Analyzer, I did not found any waveform for <span style="font-size:13px;font-family:monospace;background-color:rgb(204,204,204)">radio0.new_rx_framer.</span><span style="font-size:13px;font-family:monospace;background-color:rgb(204,204,204)">sample</span>, as the attachement. Is it because that is for trigger port? </div><div style="font-family:arial,helvetica,sans-serif">Am I misunderstand how the default code uses ChipScope? If I would like to observe <span style="font-size:13px;font-family:monospace;background-color:rgb(204,204,204)">radio0.new_rx_framer.</span><span style="font-size:13px;font-family:monospace;background-color:rgb(204,204,204)">sample</span>, what should I set it up?</div><div style="font-family:arial,helvetica,sans-serif"><br></div><div style="font-family:arial,helvetica,sans-serif">Thank you very much for your time.</div><div style="font-family:arial,helvetica,sans-serif"><br></div><div style="font-family:arial,helvetica,sans-serif"><br></div></div><div class="gmail_extra"><span><br clear="all"><div><div><div dir="ltr"><font size="1" face="arial, helvetica, sans-serif"><i>Best Regards,<br>Isen I-Chun Chao</i></font></div></div></div>
<br></span><div><div><div class="gmail_quote">On Mon, Dec 8, 2014 at 9:24 PM, Ashish Chaudhari <span dir="ltr"><<a href="mailto:ashish.chaudhari@ettus.com" target="_blank">ashish.chaudhari@ettus.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr">Hi Isen,<span><div><br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left-width:1px;border-left-color:rgb(204,204,204);border-left-style:solid;padding-left:1ex">I followed your instructions that I first copied the rebuilt LVBITX and BIT image with enabling the inserted ChipScope cores to /opt/uhd-3.8.0/share/uhd/images, and burned the BIT to X310, then launched the Xilinx Analyzer with using the rebuilt BIT image as the configuration. However I got the same error code whiling running gnuradio applications or uhd_usrp_probe.</blockquote><div><br></div></span><div>That is not quite what I said. You don't need to burn the BIT to the flash to use the device over PCIe. When you run uhd_usrp_probe or any gnuradio application, UHD will read the FPGA image from the filesystem (/opt/uhd-3.8.0/share/uhd/images/usrp_x310_fpga_HGS.lvbitx) and load it onto the device at runtime. This happens ever time you run a UHD or Gnuradio app. You don't need the BIT file at all; in fact using the BIT file is what is causing the error. Here is what I would do:</div><div>- Build FPGA image with Chipscope. This should produce a BIN, BIT and LVBITX file.</div><div>- Copy just the LVBITX file to /opt/uhd-3.8.0/share/uhd/images</div><div>- Run uhd_usrp_probe. After the comman is done running you have successfully loaded your new bitfile with chipscope on the device</div><div>- Launch the Analyzer GUI. It should be able to auto-detect your device over JTAG and see that the loaded image has chipscope ILAs.</div><div>- Now you can use the ILAs normally. You don't ever have to touch the BIT file.</div><div><br></div><div class="gmail_extra"><span><br clear="all"><div><div><div dir="ltr"><div style="color:rgb(136,136,136)"><b>Ashish Chaudhari</b> | Senior Software Engineer | High Frequency Measurements - RF</div><div style="color:rgb(136,136,136)">Ettus Research, <i>A National Instruments Company</i></div><div style="color:rgb(136,136,136)"><a href="mailto:ashish.chaudhari@ettus.com" target="_blank">ashish.chaudhari@ettus.com</a></div></div></div></div>
<br></span><div><div><div class="gmail_quote">On Mon, Dec 8, 2014 at 1:35 PM, Isen I-Chun Chao via USRP-users <span dir="ltr"><<a href="mailto:usrp-users@lists.ettus.com" target="_blank">usrp-users@lists.ettus.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div style="font-family:arial,helvetica,sans-serif">Hi Ashish,</div><div style="font-family:arial,helvetica,sans-serif">I followed your instructions that I first copied the rebuilt <span style="font-size:13px;font-family:arial,sans-serif">LVBITX and BIT image with enabling the inserted ChipScope cores to /opt/uhd-3.8.0/share/uhd/images, and burned the BIT to X310, then launched the Xilinx Analyzer with using the rebuilt BIT image as the configuration. However I got the same error code whiling running gnuradio applications or uhd_usrp_probe.</span></div><div style="font-family:arial,helvetica,sans-serif"><div style="font-family:arial,sans-serif;font-size:13px"><br></div></div><div style="font-family:arial,helvetica,sans-serif"><span style="font-size:13px;font-family:arial,sans-serif">A. Running an GnuRadio application:</span></div><span><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">linux; GNU C++ version 4.8.2; Boost_105400; UHD_003.008.000-0-unknown</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)"><br></font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">Using Volk machine: avx_64_mmx_orc</font></div></span><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">OFDM MAPPER: encoding: 0</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">set_min_output_buffer on block 10 to 48000</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">set_min_output_buffer on block 14 to 100000</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">set_min_output_buffer on block 15 to 10000</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">set_min_output_buffer on block 17 to 48000</font></div><span><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">-- X300 initialization sequence...</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">-- Connecting to niusrpriorpc at localhost:5444...</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">-- Using LVBITX bitfile /opt/uhd-3.8.0/share/uhd/images/usrp_x310_fpga_HGS.lvbitx...</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">Traceback (most recent call last):</font></div></span><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">  File "/home/isen/Workspace/src_build/gr-ieee802-11/examples/wifi_transceiver.py", line 395, in <module></font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">    tb = wifi_transceiver()</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">  File "/home/isen/Workspace/src_build/gr-ieee802-11/examples/wifi_transceiver.py", line 126, in __init__</font></div><span><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">    channels=range(1),</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">  File "/opt/gnuradio/lib/python2.7/dist-packages/gnuradio/uhd/__init__.py", line 122, in constructor_interceptor</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">    return old_constructor(*args)</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">  File "/opt/gnuradio/lib/python2.7/dist-packages/gnuradio/uhd/uhd_swig.py", line 1754, in make</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">    return _uhd_swig.usrp_source_make(*args)</font></div><div><font color="#000000" face="monospace" style="background-color:rgb(204,204,204)">RuntimeError: RuntimeError: x300_impl: Could not initialize RIO session. Unknown error. (Error code -63150)</font></div><div style="font-family:arial,helvetica,sans-serif"><span style="font-size:13px;font-family:arial,sans-serif"><br></span></div></span><div style="font-family:arial,helvetica,sans-serif"><span style="font-size:13px;font-family:arial,sans-serif">B. Running uhd_usrp_probe:</span></div><span><div><span style="background-color:rgb(204,204,204)">linux; GNU C++ version 4.8.2; Boost_105400; UHD_003.008.000-0-unknown</span></div><div><span style="background-color:rgb(204,204,204)"><br></span></div></span><span><div><span style="background-color:rgb(204,204,204)">-- X300 initialization sequence...</span></div><div><span style="background-color:rgb(204,204,204)">-- Connecting to niusrpriorpc at localhost:5444...</span></div><div><span style="background-color:rgb(204,204,204)">-- Using LVBITX bitfile /opt/uhd-3.8.0/share/uhd/images/usrp_x310_fpga_HGS.lvbitx...</span></div></span><span><div><span style="background-color:rgb(204,204,204)">Error: RuntimeError: x300_impl: Could not initialize RIO session. Unknown error. (Error code -63150)</span></div><div><br></div><div><br></div></span><div><div style="font-family:arial,helvetica,sans-serif">​Hi Jonathon,</div><div style="font-family:arial,helvetica,sans-serif">Thanks for the reply. I will get it a try to see if it works for me.​</div><br></div></div><div class="gmail_extra"><span><br clear="all"><div><div><div dir="ltr"><font size="1" face="arial, helvetica, sans-serif"><i>Best Regards,<br>Isen I-Chun Chao</i></font></div></div></div>
<br></span><div><div><div class="gmail_quote">On Mon, Dec 1, 2014 at 3:28 PM, Jonathon Pendlum <span dir="ltr"><<a href="mailto:jonathon.pendlum@ettus.com" target="_blank">jonathon.pendlum@ettus.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr">Hi Isen,<div><br></div><div>When using the Chipscope inserter tool (approach 1), you should set the Synthesis setting "Keep Hierarchy" to "Soft". This will force ISE to retain most of the original signal names.<div><br></div><div>The error "radio remains a blackbox" you are experiencing is due to a synthesis error in radio.v. You may have introduced a syntax error ("<span style="font-family:arial,sans-serif;font-size:12.8000001907349px">Module radio remains a blackbox,  ***</span><span style="font-size:12.8000001907349px;font-family:arial,sans-serif">due to errors in its contents***") </span>when you added the chipscope module to radio.v. </div></div></div><div><div><div class="gmail_extra"><br><div class="gmail_quote">On Mon, Dec 1, 2014 at 12:24 PM, Ashish Chaudhari via USRP-users <span dir="ltr"><<a href="mailto:usrp-users@lists.ettus.com" target="_blank">usrp-users@lists.ettus.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr">Hi Isen,<div><br></div><div>The error code -63150 is probably being thrown because you are loading your FPGA image with Chipscope over JTAG and then trying to use the device over PCIe. That behavior is not supported by UHD and the underlying kernel driver. UHD will attempt load a new FPGA image (as an LVBITX) over the PCIe bus every time a UHD session is initialized. The operation is optimized to skip the actual load if an image already exists but it will try nonetheless. If you load a .bit file over JTAG and then an LVBITX over PCIe, then you will run into the -63150 error. The only way to recover from that is to reload the kernel modules (or reboot). </div><div><br></div><div>To facilitate your use case the X3x0 FPGA build tools also export an LVBITX image in addition to a BIT image. I would recommend using that. All you have to do is copy your newly built usrp_x310_fpga_HGS.lvbitx to /opt/uhd-3.8.0/share/uhd/images/ and run UHD normally. When you open a multi_usrp session, UHD will load the new image onto the device and it should have your newly inserted chipscope cores. Then you can just launch the analyzer and your ila's should show up.</div><div><br></div><div class="gmail_extra"><br clear="all"><div><div><div dir="ltr"><div style="color:rgb(136,136,136)"><b>Ashish Chaudhari</b> | Senior Software Engineer | High Frequency Measurements - RF</div><div style="color:rgb(136,136,136)">Ettus Research, <i>A National Instruments Company</i></div><div style="color:rgb(136,136,136)"><a href="mailto:ashish.chaudhari@ettus.com" target="_blank">ashish.chaudhari@ettus.com</a></div></div></div></div><div><div>
<br><div class="gmail_quote">On Fri, Nov 28, 2014 at 6:34 PM, Isen I-Chun Chao via USRP-users <span dir="ltr"><<a href="mailto:usrp-users@lists.ettus.com" target="_blank">usrp-users@lists.ettus.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div style="font-family:arial,helvetica,sans-serif">Sorry I had some typo in last email.</div><div style="font-family:arial,helvetica,sans-serif">The code I added at the bottom of the x300_core.v is below.</div><div style="font-family:arial,helvetica,sans-serif"><div style="font-size:13px"><span style="font-family:monospace;background-color:rgb(204,204,204)">   wire [35:0] CONTROL0;</span></div><div style="font-family:arial,sans-serif;font-size:13px"><span><div><font face="monospace" style="background-color:rgb(204,204,204)">   chipscope_icon chipscope_icon_i0 </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     (    </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .CONTROL0(CONTROL0) // inout bus [35:0]</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     );   </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">                     </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">   chipscope_ila_64 chipscope_ila_i0 </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     (    </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .CONTROL(CONTROL0), // inout bus [35:0]</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .CLK(radio_clk),</font></div></span><div><font face="monospace" style="background-color:rgb(204,204,204)">       .TRIG0(radio0.new_rx_framer.sample)</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     );</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)"><br></font></div><div><span style="font-family:arial,helvetica,sans-serif;font-size:small">Thanks</span><br></div></div></div></div><div class="gmail_extra"><span><br clear="all"><div><div><div dir="ltr"><font size="1" face="arial, helvetica, sans-serif"><i>Best Regards,<br>Isen I-Chun Chao</i></font></div></div></div>
<br></span><div><div><div class="gmail_quote">On Fri, Nov 28, 2014 at 5:46 PM, Isen I-Chun Chao <span dir="ltr"><<a href="mailto:chao926@gmail.com" target="_blank">chao926@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div style="font-family:arial,helvetica,sans-serif"><div style="font-size:13px">Hi, </div><div style="font-size:13px">I am using Xilinx ChipScope to see if I can observe variables and signals inside Verilog code of X310. I learned that there are two ways using ChipScope: CoreGen+Analyzer(approach1) and Inserter+Analyzer(approach2). The approach1 need to write some verilog code inside modules; while the approach2 need to use ISE GUI interface. </div><div style="font-size:13px"><div class="gmail_extra" style="font-family:arial,sans-serif"><div style="font-family:arial,helvetica,sans-serif"><br></div><div style="font-family:arial,helvetica,sans-serif">1). I first tried to use the approach2 to monitor <i><u>sample_rx</u></i> in <b><i>radio.v</i></b> of the default FPGA code (to see the sample data flow between <b><i>ddc_chain</i></b>and <b><i>new_rx_framer</i></b>) by using Xilinx ISE 14.7. But I cannot find out the related signal name while setting the ILA as the attached figure (set_trigger_in_ILA.png). Does anyone know how to find required signal matched the variables in the code? like <u><i>sample_rx</i></u> in <b><i>radio.v</i></b>.</div><div style="font-family:arial,helvetica,sans-serif"><br></div><div style="font-family:arial,helvetica,sans-serif">2. After not being able to make the approach2 work, I tried the approach1. Since there are icon and ila_64 already placed in system, I just added probe code in the bottom of <i><b>x300_core.v</b></i> as below. After successful building and transferring to X310, I launched Xilinx analyzer to see if I can observe the data of <i><u>sample_rx</u></i> in <b><i>radio</i></b>. </div><div style="font-family:arial,helvetica,sans-serif"><span style="font-family:monospace;background-color:rgb(204,204,204)">   wire [35:0] CONTROL0;</span></div><div><div><font face="monospace" style="background-color:rgb(204,204,204)">   chipscope_icon chipscope_icon_i0 </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     (    </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .CONTROL0(CONTROL0) // inout bus [35:0]</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     );   </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">                     </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">   chipscope_ila_64 chipscope_ila_i0 </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     (    </font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .CONTROL(CONTROL0), // inout bus [35:0]</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .CLK(radio_clk),</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">       .TRIG0(radio0.new_rx_framer.sample_rx)</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">     );</font></div><div style="font-family:arial,helvetica,sans-serif"><br></div></div></div><div class="gmail_extra" style="font-family:arial,sans-serif"><div style="font-family:arial,helvetica,sans-serif">​However after ​running Xilinx Analyzer (analyzer.png), I always got runtime error for GNU Radio application as below. Note that since I whenever I launched Xilinx Analyzer, there is UNIT0 can be found until I selected a new file in the configuration dialog (configuration.png) by right clicking DEV0. So I can not either observe monitored data, nor run the GR application.</div></div><div class="gmail_extra" style="font-family:arial,sans-serif"><span style="font-family:monospace;background-color:rgb(204,204,204)">​</span><span style="font-family:monospace;background-color:rgb(204,204,204)">linux; GNU C++ version 4.8.2; Boost_105400; UHD_003.008.000-0-unknown</span><br></div><div class="gmail_extra" style="font-family:arial,sans-serif"><div><span style="font-family:monospace;background-color:rgb(204,204,204)">Using Volk machine: avx_64_mmx_orc</span><br></div><div><font face="monospace" style="background-color:rgb(204,204,204)">-- X300 initialization sequence...</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">-- Connecting to niusrpriorpc at localhost:5444...</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">-- Using LVBITX bitfile /opt/uhd-3.8.0/share/uhd/images/usrp_x310_fpga_HGS.lvbitx...</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">Traceback (most recent call last):</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">  File "/home/isen/Workspace/src_build/gr-ieee802-11/examples/wifi_rx.py", line 248, in <module></font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">    tb = wifi_rx()</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">  File "/home/isen/Workspace/src_build/gr-ieee802-11/examples/wifi_rx.py", line 130, in __init__</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">    channels=range(1),</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">  File "/opt/gnuradio/lib/python2.7/dist-packages/gnuradio/uhd/__init__.py", line 122, in constructor_interceptor</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">    return old_constructor(*args)</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">  File "/opt/gnuradio/lib/python2.7/dist-packages/gnuradio/uhd/uhd_swig.py", line 1754, in make</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">    return _uhd_swig.usrp_source_make(*args)</font></div><div><font face="monospace" style="background-color:rgb(204,204,204)">RuntimeError: RuntimeError: x300_impl: Could not initialize RIO session. Unknown error. (Error code -63150)</font></div><div style="font-family:arial,helvetica,sans-serif">​<br></div></div><div class="gmail_extra" style="font-family:arial,sans-serif"><span style="font-family:arial,helvetica,sans-serif"><div style="font-family:arial,helvetica,sans-serif;display:inline">​3</div><div style="display:inline">. There is an extra question using ChipScope. Can I put probe code (icon, ila_64)​ in <b><i>radio.v</i></b>? Because I always met error messages like below if I added them in the bottom of<i><b>radio.v</b></i>.</div></span><br></div><div class="gmail_extra" style="font-family:arial,sans-serif"><div><span style="background-color:rgb(204,204,204)"><font face="monospace">​Module radio remains a blackbox, due to errors in its contents</font></span></div><div><span style="background-color:rgb(204,204,204)"><font face="monospace">Module radio remains a blackbox, due to errors in its contents</font></span></div><div><span style="background-color:rgb(204,204,204)"><font face="monospace">Number of errors   :    2 (   0 filtered)</font></span></div><div><span style="background-color:rgb(204,204,204)"><font face="monospace">make[1]: *** No rule to make target `build-X310_HGS/x300.bit', needed by `bin'.  Stop.</font></span></div><div><span style="background-color:rgb(204,204,204)"><font face="monospace">make: *** [X310_HGS] Error 2</font></span></div></div></div><div style="font-size:13px"><br></div><div style="font-size:13px">Thanks.</div><div style="font-size:13px"><br></div><div style="font-size:13px"><br></div></div><div><div><div dir="ltr"><font size="1" face="arial, helvetica, sans-serif"><i>Best Regards,<br>Isen I-Chun Chao</i></font></div></div></div>
</div>
</blockquote></div><br></div></div></div>
<br>_______________________________________________<br>
USRP-users mailing list<br>
<a href="mailto:USRP-users@lists.ettus.com" target="_blank">USRP-users@lists.ettus.com</a><br>
<a href="http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com" target="_blank">http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com</a><br>
<br></blockquote></div><br></div></div></div></div>
<br>_______________________________________________<br>
USRP-users mailing list<br>
<a href="mailto:USRP-users@lists.ettus.com" target="_blank">USRP-users@lists.ettus.com</a><br>
<a href="http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com" target="_blank">http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com</a><br>
<br></blockquote></div><br></div>
</div></div></blockquote></div><br></div></div></div>
<br>_______________________________________________<br>
USRP-users mailing list<br>
<a href="mailto:USRP-users@lists.ettus.com" target="_blank">USRP-users@lists.ettus.com</a><br>
<a href="http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com" target="_blank">http://lists.ettus.com/mailman/listinfo/usrp-users_lists.ettus.com</a><br>
<br></blockquote></div><br></div></div></div></div>
</blockquote></div><br></div></div></div>
</blockquote></div><br></div></div></div></div>
</blockquote></div><br></div>