Greetings USRP experts of the world,<br><br>The block diagram (<a href="https://www.ettus.com/content/files/06983_Ettus_N200-210_DS_Flyer_HR_1.pdf">https://www.ettus.com/content/files/06983_Ettus_N200-210_DS_Flyer_HR_1.pdf</a>), shows that the sample rate of the ADC is 100 MS/s, that the sample rate of the DAC is 400 MS/s, and that both ADC and DAC are fed with the same clock (ADC/DAC Clock).<br>
<br>Firstly, please confirm the following:<br><ul><li>the sample rate of the ADC is <b>fixed </b>at 100 MS/s</li><li>the sample rate of the DAC is <b>fixed </b>at 400 MS/s</li><li>both ADC and DAC are fed with the <b>same </b>clock (ADC/DAC Clock)</li>
</ul>Secondly, using the above (or their corrected versions) as working assumptions, how does one set the decimation of the Digital Down-Converter (DDC) and the interpolation of the Digital Up-Converter (DUC) so that different sampling rates can be used?<br>
<br>Thirdly, as you can gather, I am struggling to come to grasps with the basic method of operation. Therefore, if anyone could post some sort of introductory text that explains, perhaps with the use of a diagram or two, how the sampling, clocking and sampling conversion works within the USRP, then I would be very happy <img goomoji="338" style="margin: 0px 0.2ex; vertical-align: middle;" src="cid:338@goomoji.gmail">.<br>
<br>Thanks.<br clear="all"><br>-- <br><div>__________</div><div>Rancid Fisch<br></div><div><br></div><div><a href="mailto:rancid.fisch@gmail.com" target="_blank">mailto:rancid.fisch@gmail.com</a></div><br>